工作職責(zé)：

1.協(xié)助電路設(shè)計工程師，完成新產(chǎn)品關(guān)于工藝，成本，可行性等的評估工作。

2.在電路設(shè)計工程師的配合下，完成模擬版圖或數(shù)模混合版圖的詳細布局。?

3.在電路設(shè)計工程師的配合下，領(lǐng)導(dǎo)其他版圖設(shè)計工程師完成模擬版 圖或數(shù)模混合版圖的模塊和頂層整合。?

4.領(lǐng)導(dǎo)其他版圖設(shè)計工程師完成模擬版圖或數(shù)模混合版圖的驗證，包括 DRC、ERC、LVS、ANT、LVL。?

5.領(lǐng)導(dǎo)其他版圖設(shè)計工程師完成版圖模塊或整體的 PEX（后仿真網(wǎng)表的提取），并配合電路設(shè)計工程師進行版圖的迭代優(yōu)化。?

6.配合電路設(shè)計工程師完成芯片失效分析中的 FIB 驗證工作。?

7.負責(zé)與流片廠方面的技術(shù)銜接工作，包括技術(shù)溝通、文件和數(shù)據(jù)提交等。?

8.負責(zé)工藝和版圖等內(nèi)容的培訓(xùn)工作。?

9.協(xié)助完善研發(fā)部門的設(shè)計流程，文檔體系等管理工作。

?

任職要求：

1.本科或以上學(xué)歷，3 年以上模擬或數(shù)模混合版圖經(jīng)驗，具有實際產(chǎn)品流片成功經(jīng)驗。?

2.有一定的半導(dǎo)體物理、器件結(jié)構(gòu)和電路理論基礎(chǔ)。?

3.熟悉 CMOS 或 Bipolar 集成電路工藝流程。?

4.熟練使用 Virtuoso 版圖繪制工具，熟練使用 Calibre 或 Assura 等版圖驗證工具。?

5.熟悉 DRC 和 LVS 規(guī)則和語法結(jié)構(gòu)，能根據(jù)需求修改。?

6.熟悉電路匹配、閂鎖效應(yīng)、天線效應(yīng)、ESD、WPE、STI 等在版圖上的解決方案。?

7.具有 BCD 工藝、Bipolar 工藝、數(shù)模混合版圖、ESD項目經(jīng)驗者優(yōu)先。?

8.具有管理和培訓(xùn)經(jīng)驗者優(yōu)先